• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die vorliegende Erfindung betrifft eine Hochfrequenz-Quadratur-Teilschaltung, die einen parallel gekoppelten synchronisierten Quadraturoszillator und eine differenzielle Gm Transkonduktanzzelle aufweist. Der Quadraturoszillator besteht aus zwei symmetrischen, miteinander gekoppelten LC Speicheroszillatoren, wobei jeder Oszillator ein Quadraturausgangssignal bereitstellt.The present invention relates to a high frequency quadrature subcircuit comprising a parallel coupled synchronous quadrature oscillator and a differential Gm transconductance cell. The quadrature oscillator consists of two symmetrical, coupled LC memory oscillators, each oscillator providing a quadrature output signal.
    公开号:DE102004008844A1
    申请号:DE102004008844
    申请日:2004-02-20
    公开日:2005-09-22
    发明作者:Carla Ghidini
    申请人:NewLogic Technologies GmbH；
    IPC主号:H03B19-00
    专利说明:
    [0001] Dievorliegende Erfindung betrifft einen Hochfrequenz-Quadratur-Teiler,insbesondere einen Funkfrequenz-Quadratur-Teiler im GHz Bereich.TheThe present invention relates to a high-frequency quadrature divider.in particular a radio frequency quadrature divider in the GHz range.
    [0002] Dieheutigen aus dem Stand der Technik bekannten Kommunikationsarchitekturenberuhen auf der gemeinsamen Notwendigkeit einer Signalquelle, welcheQuadratur I/Q Ausgangssignale liefert: Moderne drahtlose Empfängerarchitekturen,wie direktumsetzende (zero-IF) Empfänger und Empfänger mitniederer Zwischenfrequenz (low-IF), benötigen Quadratursignale desLokaloszillators zur Spiegelfrequenzunterdrückung und Demodulation. Ebenso werdenauf der Senderseite einer drahtlosen Sende-/Empfangsanlage, insbesonderein direkt umsetzenden Sende-/Empfangsanlagen, die Basisbandsignalemit Quadraturträgertaktsignalengemischt, um so im selben Schaltkreis eine Modulation und Aufwärtsmischungdurchzuführen.Thetoday's known from the prior art communication architecturesare based on the common need for a signal source whichQuadrature I / Q output signals provides: Modern wireless receiver architectures,like direct-conversion (zero-IF) receivers and receivers withlow intermediate frequency (low IF), require quadrature signals of theLocal oscillator for image rejection and demodulation. Likewiseon the transmitter side of a wireless transceiver, in particularin directly converting transceiver systems, the baseband signalswith quadrature carrier clock signalsmixed, so in the same circuit a modulation and upward mixingperform.
    [0003] I/QSignale finden ebenfalls eine wichtige Anwendung auf dem Gebietder optischen Übertragung,wo fortschrittliche Techniken zur Wiedergewinnung des TaktsignalsFrequenz und Phasenschleifen benötigen,die I/Q Taktsignale erfordern.I / QSignals also find an important application in the fieldthe optical transmission,where advanced techniques for recovering the clock signalNeed frequency and phase loops,require the I / Q clock signals.
    [0004] EinigeBespiele von Ansätzenaus dem Stand der Technik sind beschrieben in: [1]B. De Muer, M. Steyaert, "A12 GHz/128 frequency divider in 0.25 μm CMOS", ESSCIRC '00, Stockholm, Sweden, 19-21 September2000; [2] Hamid R. Rategh, Thomas H. Lee, "Super Harmonic Injection-Locked FrequencyDividers", IEEEJournal of Solid-State Circuits, vol. 34, no.6, June 1999; [3] Ahmadreza Rofougaran, Glenn Chang et al., " A Single-Chip 900-MHzSpread-Spectrum Wireless Transceiver in 1-μm CMOS-Part I; Architectureand Transmitter Design",IEEE J. Solid-State Circuits, vol.33, no.4, April 1998; [4] Ting-Ping Liu, "A6.5 GHz Monolithic CMOS Voltage-Controlled Oscillator", ISSCC Digest ofTechnical Papers, pp. 404-405, 484, Feb. 1999; [5] Shenggao Li, Issy Kipnis and Mohammed Ismail, "A 10-GHz CMOS QuadratureLCVCO for Multirate Optical Applications", IEEE J. Solid-State Circuits, vol.38,no.10, Oct. 2003; [6] Hamid R. Rategh, Hirad Samavati and Thomas H. Lee, "A CMOS FrequencySynthesizer with an Injection-Locked Frequency Divider for a 5-GHz Wireless LANReceiver", IEEEJournal of Solid-State Circuits, vol. 35, no.5, May 2000; [7] Marc Tiebout, "A50 GHz direct injection locked oscillator topology as low powerfrequency divider in 0.13 μmCMOS", ESSCIRC '03, Estoril, Portugal, 16-18September 2003; [8] Salvatore Levantino, Carlo Samori, Andrea Bonfanti, SanderL.J. Gierkink, Andrea L; Lacaita and Vito Boccuzzi, "Frequency Dependenceon Bias Current in 5-GHz CMOS VCOs: Impact on Tuning Range and FlickerNoise Upconversion",IEEE Journal of Solid-State Circuits, vol. 37, no.8, August 2002; [9] Pietro Andreani, Andrea Bonfanti, Luca Romano' and Carlo Samori, "Analysis and Designof a 1.8-GHz CMOS LC Quadrature VCO", IEEE Journal of Solid-State Circuits,vol. 37, no.12, December 2002; [10] Marc Tiebout, "Low-PowerLow-Phase-Noise Differentially Tuned Quadrature VCO Design in StandardCMOS", IEEE Journalof Solid-State Circuits, vol. 36, no.7, July 2001; [11] Emad Hegazi, Henrik Sjoeland and Asad A. Abidi, "A Filtering Techniqueto Lower LC Oscillator Phase Noise", IEEE Journal of Solid-State Circuits,vol. 36, no.12, December 2001. [12] Johan van der Tag et al., "Analysis and Design of an OptimallyCoupled 5-GHz Quadrature LC Oscillator", IEEE Journal of Solid-State Circuits,vol. 37, no.5, May 2002. Some examples of prior art approaches are described in: [1] B. De Muer, M. Steyaert, "A 12 GHz / 128 frequency divider in 0.25 μm CMOS", ESSCIRC '00, Stockholm, Sweden, September 19-21, 2000; [2] Hamid R. Rategh, Thomas H. Lee, "Super Harmonic Injection-Locked Frequency Dividers", IEEE Journal of Solid State Circuits, vol. 34, no.6, June 1999; [3] Ahmadreza Rofougaran, Glenn Chang et al., "A Single-Chip 900-MHz Spread-Spectrum Wireless Transceiver in 1-μm CMOS Part I; Architecture and Transmitter Design," IEEE J. Solid-State Circuits, vol. 33, no.4, April 1998; [4] Ting-Ping Liu, "A 6.5 GHz Monolithic CMOS Voltage-Controlled Oscillator", ISSCC Digest of Technical Papers, pp. 404-405, 484, Feb. 1999; [5] Shenggao Li, Issy Kipnis and Mohammed Ismail, "A 10-GHz CMOS Quadrature LCVCO for Multirate Optical Applications," IEEE J. Solid-State Circuits, vol.38, no.10, Oct. 2003; [6] Hamid R. Rategh, Hirad Samavati, and Thomas H. Lee, "A CMOS Frequency Synthesizer with Injection-Locked Frequency Divider for a 5-GHz Wireless LAN Receiver," IEEE Journal of Solid-State Circuits, vol. 35, no.5, May 2000; [7] Marc Tiebout, "A 50 GHz direct injection locked oscillator topology as low power frequency divider in 0.13 μm CMOS", ESSCIRC '03, Estoril, Portugal, 16-18 September 2003; [8] Salvatore Levantino, Carlo Samori, Andrea Bonfanti, Sander LJ Gierkink, Andrea L; Lacaita and Vito Boccuzzi, "Frequency Dependence on Bias Current in 5-GHz CMOS VCOs: Impact on Tuning Range and Flicker Noise Upconversion", IEEE Journal of Solid-State Circuits, vol. 37, no.8, August 2002; [9] Pietro Andreani, Andrea Bonfanti, Luca Romano, and Carlo Samori, "Analysis and Design of a 1.8-GHz CMOS LC Quadrature VCO," IEEE Journal of Solid-State Circuits, vol. 37, no.12, December 2002; [10] Marc Tiebout, "Low-Power Low-Phase Noise Differentially Tuned Quadrature VCO Design in Standard CMOS," IEEE Journal of Solid-State Circuits, vol. 36, no.7, July 2001; [11] Emad Hegazi, Henrik Sjoeland, and Asad A. Abidi, "A Filtering Technique to Lower LC Oscillator Phase Noise," IEEE Journal of Solid-State Circuits, vol. 36, no.12, December 2001. [12] Johan van der Tag et al., Analysis and Design of Optimally Coupled 5-GHz Quadrature LC Oscillators, IEEE Journal of Solid-State Circuits, vol. 37, no.5, May 2002.
    [0005] Derzeitist eine der gängigstenMethoden zur Erzeugung von Quadratursignalen die, den spannungsbesteuertenOszillator (VCO) mit der doppelten als der benötigten Frequenz zu betreiben,und die Quadratursignale dann durch Frequenzteilung zu erhalten.Ein derartiger Quadraturteiler ist z. B. in der EP 1 351 378 A1 beschrieben.Die Methode der Frequenzteilung hat den zusätzlichen vorteilhaften Effekt,dass jegliches Stauchen/Ziehen des VCO durch den Leistungsverstärker (PA)vermieden wird. Als ein Nachteil erweist sich jedoch, dass die Frequenzteilerschaltungzu einer erhöhtenLeistungsaufnahme oder einer Bandlimitierung führt.Currently, one of the most common methods for generating quadrature signals is to operate the voltage-controlled oscillator (VCO) at twice the required frequency and then obtain the quadrature signals by frequency division. Such a quadrature divider is z. B. in the EP 1 351 378 A1 described. The frequency division method has the additional advantageous effect of avoiding any pinching / pulling of the VCO by the power amplifier (PA). As a disadvantage, however, proves that the frequency divider circuit leads to increased power consumption or a Bandlimitierung.
    [0006] Tatsächlich können Frequenzteilerfür Funkfrequenz(RF) Anwendungen im wesentlichen zwei Familien zugeordnet werden:Breitband- und Schmalband-Frequenzteiler.In fact, frequency dividers canfor radio frequency(RF) Applications are essentially assigned to two families:Broadband and narrow band frequency divider.
    [0007] Eintypischer Breitband RF-Teiler verwendet eine Flip-Flop Schaltung,die aus Master- und Slave-Registern (latches) besteht, die durchDifferenzialsignale getaktet werden. Beide Register setzten sich auseinem getakteten differenzial-sensitiven Verstärkerpaar und einem entgegengesetztgetakteten Registerpaar zusammen, ähnlich, wie es in [1] offenbart ist.Diese Arten von Flip-Flops haben eine große Bandbreite aufgrund ihrerresistiven Lasten (oder PMOS-Lasten) aber einen sehr hohen Stromverbrauch,wenn man die benötigtenAusgangspuffer im Strombudget ebenfalls berücksichtigt.Onetypical broadband RF splitter uses a flip-flop circuit,which consists of master and slave registers (latches), which byDifferential signals are clocked. Both registers took offa clocked differential-sensitive amplifier pair and one oppositeclocked register pair similar to that disclosed in [1].These types of flip flops have a large bandwidth due to theirresistive loads (or PMOS loads) but a very high power consumption,if you have the neededOutput buffer also included in the power budget.
    [0008] Dietypischen Schmalband RF-Teiler können indie folgenden Kategorien eingeordnet werden, wie es in [2] beschriebenist: – RegenerativeTeiler. Die Eingangsfrequenz wird einem Mischer zugeführt, wosie mit einem ganzzahligen Bruchteil des durch einen Bandpass gefiltertenMischerausgang gemischt wird. – Passiveparametrische Teiler. Die Eingangsfrequenz wird einem Varaktor zugeführt, derTeil eines Resonators mit hoher Güte ist, der auf die Ausgangsfrequenzzentriert wurde: – InjektionsverriegelteTeiler: Die Verstärkungeines Oszillators, der auf die Ausgangsfrequenz zentriert wurde,wird mit der Eingangsfrequenz moduliert. Dadurch beginnt der Oszillatorauf der halben Eingangsfrequenz zu arbeiten. The typical narrowband RF splitters can be classified into the following categories as described in [2]: - Regenerative divider. The input frequency is fed to a mixer where it is mixed with an integer fraction of the bandpass filtered mixer output. - Passive parametric dividers. The input frequency is fed to a varactor, which is part of a high-quality resonator centered on the output frequency: - Injection locked divider: The gain of an oscillator centered on the output frequency is modulated with the input frequency. This will cause the oscillator to start working at half the input frequency.
    [0009] Gemäß eineranderen Vorgehensweise kann die Erzeugung von Quadratursignalenebenfalls erreicht werden, indem man die differenziellen Ausgänge desVCO, der auf der gewünschtenFrequenz arbeitet, einem Viel-Phasen-Netzwerkzuführt,welches in der Regel als ein RC Viel-Phasen-Filter realisiert ist.According to oneAnother approach may be the generation of quadrature signalscan also be achieved by taking the differential outputs of theVCO on the desiredFrequency works, a multi-phase networksupplies,which is usually realized as an RC multi-phase filter.
    [0010] Einanderer Weg zum Erhalt von Quadratursignalen, der diesem Ansatzfolgt, ist die Verwendung eines VCO-Designs das geeignet ist, solcheSignale direkt zu erzeugen, wie z. B. gerade-stufige Ringoszillatorenoder stromgekoppelte Quadratur LC-VCOs.OneAnother way to obtain quadrature signals, this approachfollows, the use of a VCO design is suitable, suchGenerate signals directly, such. B. even-stage ring oscillatorsor current-coupled quadrature LC-VCOs.
    [0011] Jededieser Methoden hat ihre Vorteile und Nachteile in Bezug auf Phasengenauigkeit,Bandbreite, Ansteuerungsfähigkeit,Phasenrauschen, Stromverbrauch und Komplexität des Designs, welche in einemfolgenden Abschnitt näherbetrachtet werden.eachthese methods have their advantages and disadvantages in terms of phase accuracy,Bandwidth, controllability,Phase noise, power consumption and complexity of the design, which in onenext sectionto be viewed as.
    [0012] Esist die Aufgabe der Erfindung, einen Hochfrequenz-Quadratur-Teileranzugeben mit einer weiten Betriebsbandbreite, einem niedrigen Leistungsverbrauchund einer geringen Empfindlichkeit auf Eingangsphasenfehler, Amplitudenhub-und Gleichspannungspegel.ItThe object of the invention is a high-frequency quadrature dividerto be given with a wide operating bandwidth, low power consumptionand low sensitivity to input phase errors, amplitudeand DC level.
    [0013] DieseAufgabe wird gelöstdurch die Bereitstellung eines Hochfrequenz-Teilers, wie er in dem unabhängigen Anspruchbeschrieben ist.TheseTask is solvedby providing a high frequency divider as set forth in the independent claimis described.
    [0014] WeitereMerkmale, welche als bezeichnend für die Erfindung betrachtetwerden, sind in den abhängigenAnsprüchendargelegt.FurtherFeatures considered to be significant to the inventionbe, are in the dependentclaimsexplained.
    [0015] DerHochfrequenz-Quadratur-Teiler gemäß der Erfindung verwendet eineArchitektur, die auf zwei synchronisierten Quadratur LC-Oszillatorenbasiert. Eine differenzielle Gm Transkonduktanzzelle erzeugt diebenötigtenVersorgungsströme.Die dargelegte Erfindung löstdas Problem der Erzeugung von I/Q Signalen, die durch Frequenzteilungerzeugt wurden, und bietet eine außergewöhnliche Leistungswerte, diedurch Simulation verifiziert wurden, wie z. B. einen weiten Fangbereich,niedrigen Leistungsverbrauch, geringe Empfindlichkeit auf Eingangsphasenfehler,Amplitudenhub- und Gleichstrompegel.Of theHigh frequency quadrature divider according to the invention uses aArchitecture based on two synchronized quadrature LC oscillatorsbased. A differential Gm transconductance cell generates therequiredSupply currents.The disclosed invention triggersthe problem of generating I / Q signals by frequency divisionand offers exceptional performanceverified by simulation, such. B. a wide catch area,low power consumption, low sensitivity to input phase errors,Amplitude lift and DC levels.
    [0016] Unterden Ansätzen,die auf einer Quadraturerzeugung durch Frequenzteilung basieren,ist das vorliegende Design im Vergleich zu konventionellen Breitbandfrequenzteilernbesser im Stromverbrauch aufgrund seiner Resonanzlasten und wenigerempfindlich auf Eingangsspannungshub. Des weiteren ist sein Ausgangshubsehr groß,so dass keine nachfolgenden Puffer benötigt werden.Underthe approaches,based on quadrature generation by frequency division,is the present design compared to conventional broadband frequency dividersbetter in power consumption due to its resonant loads and lesssensitive to input voltage swing. Furthermore, his output strokevery large,so no subsequent buffers are needed.
    [0017] Andererseits,was die konventionellen regenerativen Teiler betrifft, benötigen dieseeinen Mischer, welcher typischerweise sehr viel Strom verbraucht.Des weiteren besteht hier ein Kompromiss zwischen einem großem Frequenzbereich,d.h. einem Bandpassfilter mit relativ geringer Güte Q, und geringem Leistungsverbrauch(Bandpassfilter mit großerGüte Q).On the other hand,as far as the conventional regenerative divider is concerned, they need ita mixer which typically consumes a lot of power.Furthermore, there is a compromise between a large frequency range,i.e. a bandpass filter of relatively low Q, and low power consumption(Bandpass filter with largeQuality Q).
    [0018] Dievorliegende Teilerbauweise kann vorteilhaft in integrierten Schaltungeneingesetzt werden. Passive parametrischer Teiler benötigen Resonatorenmit sehr hoher GüteQ, um vernünftigeBetriebsbereiche zu erreichen. Diese Resonatoren hoher Güte Q können nichtmit integrierten Schaltungen erhalten werden, da passive parametrischeTeiler in integrierten Schaltungen nicht verwendet werden können.Thepresent divider design can be advantageous in integrated circuitsbe used. Passive parametric dividers require resonatorswith very high qualityQ, to reasonableReach operating areas. These high-Q resonators can notbe obtained with integrated circuits, because passive parametricDividers in integrated circuits can not be used.
    [0019] InjektionsgesperrteTeiler, wie sie in der Literatur offenbart sind, haben typischerweiseeinen geringen Leistungsverbrauch, jedoch arbeiten die konventionelleninjektionsgesperrten Teiler typischerweise über einen Frequenzbereich vonmaximal 10% der Eingangsfrequenz (vgl. [2] und [7]).injection LockedDividers as disclosed in the literature typically havea low power consumption, however, the conventional workinjection locked divider typically over a frequency range ofmaximum 10% of the input frequency (see [2] and [7]).
    [0020] Dievorliegende Architektur bietet zwei weite Fangbereiche: einen oberenFangbereich, in welchem der eine differenzieller Ausgang dem anderen um90° voreiltund einen unteren, bei dem derselbe differenzielle Ausgang dem anderen um90° nacheilt. Dergrößte Fangbereich,in welchem Q und I eine wohldefinierte Phasendifferenz aufweisen,liegt im Bereich von 20% der Eingangsfrequenz.Thepresent architecture offers two wide catch areas: an upper oneCatch area, in which one differential exit the other90 ° leadand a lower, in which the same differential output to the other90 ° lags. Of thelargest catch area,in which Q and I have a well-defined phase difference,is in the range of 20% of the input frequency.
    [0021] Dadie Architektur einen Resonator verwendet, hat sich der Stromverbrauchim Vergleich zu Architekturen des Stands der Technik sehr wesentlich reduziertund kann so niedrig sein, wie einige Milleampere für ein 12GHz Eingangssignal bei 1.8 V Betriebsspannung. Jedoch ergibt sichbei der vorliegenden Lösungein Kompromiss zwischen Stromverbrauch und breitem Fangbereich (erreichtdurch den 6-bit Steuerbus), so dass in einigen Fällen der Verbrauch leicht ansteigenkann.Because the architecture uses a resonator, power consumption has been significantly reduced compared to prior art architectures and can be as low as several milleampers for a 12 GHz input signal at 1.8V operating voltage. However, results in the present A compromise between power consumption and wide catch range (achieved by the 6-bit control bus) is the solution, so that in some cases the consumption can increase slightly.
    [0022] Desweiteren erlaubt die vorliegende Teilerarchitektur die Erzeugungvon Quadraturphasentaktsignalen mit niedriger Sensibilität auf einenEingangsgleichspannungslevel, Amplitudenhub- und Eingangsphasenfehler,die durch möglicheFehlanpassungen im Chiprouting übereine deutliche Distanz hervorgerufen werden. Gleichzeitig liefertsie einen sehr hohen Spannungshub, was die Entwicklung von Vorteilernund Mischerschaltkreisen erleichtert.OfFurther, the present divider architecture allows generationquadrature phase clock signals with low sensitivity to oneInput DC voltage level, amplitude deviation and input phase error,which by possibleMismatches in chip routing overcaused a significant distance. At the same time deliversthey have a very high voltage swing, causing the development of prescidersand mixer circuits facilitated.
    [0023] Nebeneinigen anderen Lösungenzur Quadraturerzeugung könnenRC Polyphasenfilter Ungenauigkeiten aufgrund der erwarteten Spannweiteder Widerstands- und Kapazitätswerteaufzeigen und weiterhin müssensie in Bezug auf den vorgeschalteten VCO und den nachgeschaltetenMischer gepuffert werden.Nextsome other solutionsfor quadrature generation canRC polyphase filter inaccuracies due to expected spanthe resistance and capacitance valuesshow and still have towith respect to the upstream VCO and downstreamBe buffered mixer.
    [0024] Prinzipiellkann auch ein Ringoszillator unmittelbar Quadratursignale liefern,aber sein notorisches Phasenrauschen disqualifiziert seine Auswahl für die meistenAnwendungen in modernen Funk-Sende-/Empfangseinrichtungen.in principlea ring oscillator can also directly supply quadrature signals,but his notorious phase noise disqualifies his selection for the most partApplications in modern radio transceivers.
    [0025] Schließlich stützt sichein attraktiverer Ansatz auf die Verwendung von Quadratur VCOs,obwohl sie bis jetzt nicht in breitem Umfange benutzt wurden, dasie in Bezug auf Phasenrauschen ebenfalls sehr schlechte Leistungenzeigen. Tatsächlich, trotzdemsie auf LC-Speichern basieren, arbeitet der Speicher nicht auf derFrequenz, bei der die Impedanz am höchsten und die Phasencharakteristikam steilsten ist (vgl. [8], [9], [10] und [11]). VorgeschlageneLösungen,bei denen Phasenschieber zwischen den LC Resonatoren eingeführt werden,haben den Nachteil der höherenSchaltungskomplexität,der höherenSensibilitätaufgrund der Bauteiletoleranzen und einen höheren Leistungsverbrauch ([12]).Eine Verbindung der Koppeltransistoren in Reihe mit den Haupttransistoren,wie es in [9] vorgeschlagen wird, reduziert den Abstimmbereich beträchtlichund ist unbrauchbar fürBreitbandanwendungen. Das liegt daran, dass die Koppeltransistorenungefährfünfmal größer seinmüssen,als die Transistoren mit negativem Widerstand, wodurch der Oszillatormit großen parasitären Kapazitäten belastetwird.Finally, it supportsa more attractive approach to the use of quadrature VCOs,although they have not been widely used until nowthey are also very poor in terms of phase noisedemonstrate. Actually, anywaythey are based on LC memories, the memory does not work on theFrequency at which the impedance is highest and the phase characteristicis the steepest (compare [8], [9], [10] and [11]). SuggestedSolutions,where phase shifters are inserted between the LC resonators,have the disadvantage of higherCircuit complexity,the higher onesensitivitydue to component tolerances and higher power consumption ([12]).A connection of the coupling transistors in series with the main transistors,As suggested in [9], the tuning range is considerably reducedand is useless forBroadband applications. That's because the coupling transistorsapproximatelybe five times biggerhave to,as the transistors with negative resistance, causing the oscillatorburdened with large parasitic capacitiesbecomes.
    [0026] EineVerwendung des Ansatzes zur Frequenzteilung, wie er in [2] offenbartist, resultiert in einem Rauschverhalten, das 6 dB niedriger istals der des Eingangssignals, was für den Entwickler Schwierigkeitenauslöst,um auf VCO Niveau die hohen Anforderungen an das Rauschen zu erfüllen, diefür eineHF Kommunikation gefordert werden.AUse of the frequency division approach as disclosed in [2], results in a noise performance that is 6 dB loweras the input signal, which is difficult for the developertriggers,in order to meet the high noise requirements at VCO level, thefor oneHF communication are required.
    [0027] 1 veranschaulichtein schematisches Schaltbild des Kerns des Teilers. 1 illustrates a schematic diagram of the core of the divider.
    [0028] 2 zeigtein schematisches Schaltbild der Gm Zelle. 2 shows a schematic diagram of the Gm cell.
    [0029] 3 veranschaulichtdie Analyseergebnisse der AC Simulation. 3 illustrates the analysis results of the AC simulation.
    [0030] 4 zeigtdie Ergebnisse der Schwingungsanalyse bei verschieden auswählbarenFangbereichen. 4 shows the results of the vibration analysis with different selectable capture ranges.
    [0031] Wiees in 1 und 2 gezeigt ist, besteht das Herzstück des Designsim wesentlichen aus einem parallel gekoppelten Quadraturoszillator (1)und einer differenziellen Gm Transkonduktanzzelle (vgl. 2),die die StrömeCLKN und CLKP erzeugt, die fürden Betrieb des Quadraturoszillators benötigt werden.As it is in 1 and 2 is shown, the heart of the design consists essentially of a parallel-coupled quadrature oscillator ( 1 ) and a differential Gm transconductance cell (cf. 2 ), which generates the currents CLKN and CLKP needed for the operation of the quadrature oscillator.
    [0032] DieGm Zelle empfängtdie differenziellen TakteingängeINP und INN des VCO in Form von AC-gekoppelten Eingängen, dieauf der doppelten Frequenz der benötigten Ausgangsfrequenz desOszillators arbeiten. Die differenziellen Takteingänge INPund INN könneneine Amplitude mit bis zu einem Volt Unterschied in ihrere Spitzenspannungaufweisen. Der Gleichspannungspegel der Transkonduktanzzelle wirddurch die Spannung Vbias gesetzt, die im Schema gemäß 2 gezeigtist, und die durch eine Amplitudensteuerschaltung bestimmt oderauf einen festen Wert gesetzt werden kann.The Gm cell receives the differential clock inputs INP and INN of the VCO in the form of AC-coupled inputs operating at twice the frequency of the required output frequency of the oscillator. The differential clock inputs INP and INN may have an amplitude of up to one volt difference in their peak voltage. The DC level of the transconductance cell is set by the voltage Vbias shown in the scheme of FIG 2 is shown, and which can be determined by an amplitude control circuit or set to a fixed value.
    [0033] DerQuadraturoszillator selbst umfasst zwei symmetrische LC-Speicheroszillatoren,die jeweils durch MOSFETs M1, M2 bzw. M5, M6 gekoppelt sind, unddie die halbe Größe der Haupt-MOSFETs M3,M4 bzw. M7, M8 aufweisen, so dass eine direkte Kopplung in der einenRichtung und eine kreuzweise Kopplung in der anderen Richtung besteht.Jeder Oszillator liefert ein Quadraturausgangssignal IP, IQ bzw.QN, QP.Of theQuadrature oscillator itself comprises two symmetrical LC memory oscillators,each coupled by MOSFETs M1, M2 or M5, M6, andhalf the size of the main MOSFETs M3,M4 or M7, M8, so that a direct coupling in oneDirection and a crosswise coupling in the other direction exists.Each oscillator provides a quadrature output signal IP, IQ orQN, QP.
    [0034] Jederder LC-Speicher der Oszillatoren besteht aus zwei asymmetrisch angesteuertenInduktivitätenL1, L2 bzw: L3, L4, und einem damit verbundenen Kondensator C1 bzw.C2, einschließlichder Drain und Gate Kapazitätender MOSFETs und der Lastkapazitätender nachfolgenden Mischerschaltkreise, so dass jeder Oszillatorin einem Frequenzbereich schwingt, der dem gewünschten Ausgangsfrequenzbereichentspricht. Die Kondensatoren C1 und C2, können zum Beispiel einen festenWert aufweisen, könnenaber auch veränderlichsein und digital oder analog abgestimmt werden. Vorzugsweise können dieKondensatoren durch einen 6-bit wählbaren differenziellen Kondensatorvon 150 fF die Drain und Gate Kapazitäten der MOSFETs und der Lastkapazität des nachfolgendenMischers gebildet sein. Die Kapazität von jedem der KondensatorenC1 und C2 kann durch einen 6-bit Steuerbus abgestimmt werden, dermit den Steuereingängender Kondensatoren C1 und C2 verbunden ist.Each of the LC memories of the oscillators consists of two asymmetrically driven inductors L1, L2 or L3, L4, and a capacitor C1 or C2 connected thereto, including the drain and gate capacitances of the MOSFETs and the load capacitances of the subsequent mixer circuits, so that each one Oscillator oscillates in a frequency range corresponding to the desired output frequency range. The capacitors C1 and C2, for example, may have a fixed value, but may also be variable and tuned digitally or analogously. Preferably, the capacitors may be formed by a 6-bit selectable differential capacitor of 150 fF, the drain and gate capacitances of the MOSFETs and the load capacity of the subsequent mixer. The capacitance of each of the capacitors C1 and C2 may be tuned by a 6-bit control bus connected to the control inputs of the capacitors C1 and C2.
    [0035] DieVerwendung von zwei separaten Induktivitäten L1, L2 und L3, L4 ist wichtigfür einegute Performance der Architektur. Dies beruht auf der Tatsache,dass eine symmetrische Induktivität, wenn sie differenziell angesteuertwird, einen größeren Gütefaktorund einen Gleichtaktresonanzspitzenwert aufweist, der sehr naheam differenziellen Resonanzspitzenwert liegt. Die erste Tatsacheerzeugt eine Reduzierung des Frequenzfangbereiches und die zweiteTatsache ist verantwortlich fürGleichtaktschwingungen.TheUsing two separate inductors L1, L2 and L3, L4 is importantfor onegood performance of the architecture. This is based on the factthat is a symmetrical inductance when driven differentiallybecomes, a larger quality factorand a common-mode resonance peak that is very closeat the differential resonance peak. The first factgenerates a reduction of the frequency capture range and the secondFact is responsible forCommon mode oscillations.
    [0036] Klassischespannungsgesteuerte Oszillatoren mit parallel gekoppelten LC-Speichern sind aus derLiteratur wohl bekannt. Es hat sich herausgestellt, dass der VCOzwei stabile Schwingungszuständebei verschiedenen Frequenzen haben kann, eine über und eine unter der Eigenresonanzfrequenz,was auftritt, wenn die Koppelströmezwischen den beiden Oszillatorkernen auf null reduziert werden.Diese beiden verschiedenen Schwingungsfrequenzen sind durch eineUmkehrung der Phase zwischen den I und Q Signalen charakterisiert;in einem Falle eilt Q I um 90° vorausund im anderen Falle eilt Q I um 90° nach. Einige Fachleute glauben,dass nur die höhereFrequenz stabil ist, da bei dieser Frequenz die Speicherimpedanzden größten Wertannimmt und somit die Schleifenverstärkung im Oszillator am stärksten ist(vgl. [3] und [3]). Andere Fachleute sagen, dass die Asymmetriein einem LC-Speicher allein nicht ausreichend ist, um eine bimodale Schwingungzu eliminieren und sie benutzen eine kaskadierende Kopplung, umdie Mehrdeutigkeit der Phasenlage zu eliminieren (vgl. [5]).Classicalvoltage-controlled oscillators with parallel-coupled LC memories are fromLiterature well known. It turned out that the VCOtwo stable vibration statesat different frequencies, one above and one below the natural resonance frequency,which occurs when the coupling currentsbe reduced to zero between the two oscillator cores.These two different vibration frequencies are through aReversal of the phase characterized between the I and Q signals;in one case, Q I leads 90 ° aheadand in the other case, Q I trails 90 °. Some experts believethat only the higher oneFrequency is stable, since at this frequency the memory impedancethe greatest valueand thus the loop gain in the oscillator is strongest(see [3] and [3]). Other professionals say that the asymmetryin an LC memory alone is insufficient to make a bimodal oscillationand they use a cascading coupling toeliminate the ambiguity of the phase position (see [5]).
    [0037] Beider Lösunggemäß der vorliegendenErfindung sind beide Schwingungsmodi durch einen Injektionslockmechanismusausgenutzt worden. Die Hauptinnovation dieser Architektur ist dieTatsache, dass der differenzielle Injektion-Lock Frequenzteiler ineinen Quadraturteiler umgewandelt wurde durch Verwendung von zweisymmetrisch injizierten LC Speicherarchitekturen und einer Hinzufügung der kreuzgekoppeltenMOSFETs M1, M2 bzw. M5, M6. Die letztgenannten MOSFETs M1, M2 undM5, M6 werden mit entgegengesetzten Phasen in Bezug auf die entsprechendenTreiber MOSFETs M3, M4 und M7, M8 getaktet. Diese Tatsache ist verantwortlichfür dieReduzierung der Gleichtaktschwingung am Ausgang während siedennoch beitragen zu den quadratischen Nichtlinearitäten, diegemäß [6] eineanhaltende Oszillation bei einem Bruchteil der Eingangsfrequenzerlauben.atthe solutionaccording to the presentInvention are both modes of vibration by an injection locking mechanismexploited. The main innovation of this architecture is theFact that the differential injection-lock frequency divider ina quadrature divider was converted by using twosymmetrically injected LC memory architectures and an addition of cross-coupledMOSFETs M1, M2 or M5, M6. The latter MOSFETs M1, M2 andM5, M6 will be in opposite phases with respect to the corresponding onesDriver MOSFETs M3, M4 and M7, M8 clocked. This fact is responsiblefor theReduction of the common mode oscillation at the output while they arenevertheless contributing to the quadratic nonlinearities thataccording to [6] asustained oscillation at a fraction of the input frequencyallow.
    [0038] 3 zeigtSimulationsergebnisse des Verhaltens des Schaltkreises bei einerAC Stimulation, welche in einem Fall eine 90° Phasenverschiebung zwischenden I und Q Signalen erzwingt und im anderen Fall eine –90° Phasenverschiebung.Die Schwingungsbedingungen ergeben sich für alle 6-bits des Steuerbussesgesetzt auf null (höchste Frequenz),und das dargestellte Signal entspricht einem der vier Taktsignale.Eine Transitentenanalyse zeigt eine freischwingenden Frequenz bei12,3 GHz, welche dem Punkt entspricht, an dem sich beide Spitzenwerteschneiden. 3 shows simulation results of the behavior of the circuit in an AC stimulation, which in one case enforces a 90 ° phase shift between the I and Q signals and in the other case a -90 ° phase shift. The oscillation conditions are set to zero (highest frequency) for all 6-bits of the control bus, and the signal represented corresponds to one of the four clock signals. A transient analysis shows a free-running frequency at 12.3 GHz, which corresponds to the point where both peaks intersect.
    [0039] Diesimulierten Ergebnisse zeigten, dass der Stromverbrauch und derFangbereich der vorliegenden Teilerarchitektur im Vergleich zu Teilernnach dem Stand der Technik verbessert wurde: Der Fangbereich istsehr viel breiter im Vergleich zu dem was in der Literatur verfügbar ist,und ist etwa 2 GHz im höchstenBereich und direkt proportional zu dem Wert der verwendeten Induktivität.Thesimulated results showed that power consumption and theCatch range of the present divider architecture compared to divisorshas been improved according to the prior art: The catch area ismuch broader compared to what is available in the literature,and is about 2 GHz in the highestRange and directly proportional to the value of the inductance used.
    [0040] Dadas Design stromgesteuert ist, durch die Gm Transkonduktanzzelle,ist es unempfindlich gegenüberlangen Leitungslängen,die vom VCO kommen. Des weiteren ist das Design aufgrund des bereitenFangbereiches ferner ziemlich unempfindlich gegenüber Änderungenin der Lastkapazität,die zum Großteildurch die Gate-Kapazitätendes nachfolgenden Mischerschaltkreises gebildet werden.Therethe design is current driven, through the Gm transconductance cell,is it insensitive tolong line lengths,coming from the VCO. Furthermore, the design is due to the prepareFurthermore, the capture range is quite insensitive to changesin the load capacity,for the most partthrough the gate capacitiesbe formed of the subsequent mixer circuit.
    [0041] DerSchaltkreis in 1 wurde mit rückwärts erläutertenparasitärenLeitungen und Anschlussdrähtensimuliert, und 4 zeigt die verschiedenen Fangbereiche,die durch den 6-bit Steuerbus fürdie Kondensatoren C1 und C2 auswählbarsind; auf der Y-Achse ist der differenzielle Spannungshub Vpp dargestellt,währenddie X-Achse die Frequenz in GHz repräsentiert. Es ist ersichtlich,dass der Teiler gemäß der Erfindungzwei bereite Fangbereich bietet: einen oberen, bei welchem der einedifferenzielle Ausgang dem anderen um 90° voreilt und einen unteren,in welchem derselbe differenzielle Ausgang dem anderen um 90° nacheilt.The circuit in 1 was simulated with parasitic wires and connecting wires explained in reverse, and 4 shows the various capture ranges selectable by the 6-bit control bus for capacitors C1 and C2; the Y-axis shows the differential voltage swing Vpp, while the X-axis represents the frequency in GHz. It can be seen that the divider according to the invention provides two ready capture ranges: an upper one in which one differential output leads the other by 90 ° and a lower one in which the same differential output lags the other by 90 °.
    权利要求:
    Claims (11)
    [1]
    Hochfrequenz-Quadratur-Teilerschaltung, welcherumfasst; einen parallel gekoppelten synchronisierten Quadraturoszillator, und eine differenzielle Gm Transkonduktanzzelle.High frequency quadrature divider circuit, whichincludes; a parallel coupled synchronized quadrature oscillator, and a differential Gm transconductance cell.
    [2]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß Anspruch1, dadurch gekennzeichnet, dass der Quadraturoszillator aus zweisymmetrischen, miteinander gekoppelten LC-Speicheroszillatoren besteht, wobeijeder Oszillator ein Quadraturausgangssignal bereitstellt.High-frequency quadrature divider circuit according to claim 1, characterized in that the Quadrature oscillator consists of two symmetrical, coupled LC memory oscillators, each oscillator provides a quadrature output signal.
    [3]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass jeder LC-Speicheroszillator jeweils zwei TreiberMOSFETs (M3, M4 und M7, M8) umfasst.High frequency quadrature divider circuit according to aof the preceding claims,characterized in that each LC memory oscillator each have two driversMOSFETs (M3, M4 and M7, M8).
    [4]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass die beiden LC-Speicheroszillatoren derart gekoppeltsind, dass eine direkte Kopplung in der einen Richtung und eineKreuzkupplung in der anderen Richtung besteht.High frequency quadrature divider circuit according to aof the preceding claims,characterized in that the two LC memory oscillators coupled in such a wayare that a direct coupling in one direction and oneCross-coupling exists in the other direction.
    [5]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass der LC-Speicher jedes Oszillators aus zweiasymmetrisch angesteuerten Induktivitäten (L1, L2 bzw. L3, L4) besteht,die mit jeweils einem Kondensator (C1 bzw. C2) gekoppelt sind, umin einem Frequenzbereich zu schwingen, der dem gewünschtenAusgangsfrequenzbereich entspricht.High frequency quadrature divider circuit according to aof the preceding claims,characterized in that the LC memory of each oscillator consists of twoasymmetrically driven inductors (L1, L2 or L3, L4),which are each coupled to a capacitor (C1 or C2) toto swing in a frequency range that is the desiredOutput frequency range corresponds.
    [6]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass die Kondensatoren (C1, C2) eine festeKapazitätaufweisen, oder eine digital einstellbare Kapazität, odereine analog einstellbare Kapazität.High frequency quadrature divider circuit according to aof the preceding claims,characterized in that the capacitors (C1, C2) have a fixedcapacityhave, or a digitally adjustable capacity, oran analog adjustable capacity.
    [7]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass die beiden LC-Speicheroszillatoren durch MOSFETs (M1,M2 bzw. M5, M6) gekoppelt sind.High frequency quadrature divider circuit according to aof the preceding claims,characterized in that the two LC memory oscillators are controlled by MOSFETs (M1,M2 or M5, M6) are coupled.
    [8]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass die MOSFETs (M1, M2 und M5, M6) imVergleich zu den entsprechenden Treiber-MOSFETs (M3, M4 und M7, M8) mit entgegengesetztenPhasen getaktet sind.High frequency quadrature divider circuit according to aof the preceding claims,characterized in that the MOSFETs (M1, M2 and M5, M6) inCompared to the corresponding driver MOSFETs (M3, M4 and M7, M8) with oppositePhases are clocked.
    [9]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass sie zwei Fangbereiche bereitstellt,einen oberen Fangbereich, in welchem der eine differenzieller Ausgangdem anderen um 90° vorauseilt,und einen unteren Fangbereich, in welchem derselbe differenzielleAusgang dem anderen um 90° nacheilt.High frequency quadrature divider circuit according to aof the preceding claims,characterized in that it provides two catching areas,an upper capture area in which the one differential exitleading the other by 90 °,and a lower capture area in which the same differentialExit the other by 90 ° lags.
    [10]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche,dadurch gekennzeichnet, dass der Fangbereich zwischen 10% und 20%von der Eingangsfrequenz beträgt.High frequency quadrature divider circuit according to aof the preceding claims,characterized in that the capture range is between 10% and 20%from the input frequency.
    [11]
    Hochfrequenz-Quadratur-Teilerschaltung gemäß einemder vorhergehenden Ansprüche;dadurch gekennzeichnet, dass sie für einen Implementierung ineinem integrierten Schaltkreis vorgesehen ist.High frequency quadrature divider circuit according to athe preceding claims;characterized in that they are suitable for implementation inan integrated circuit is provided.
    类似技术:
    公开号 | 公开日 | 专利标题
    Aparicio et al.2002|A noise-shifting differential Colpitts VCO
    Tiebout2004|A CMOS direct injection-locked oscillator topology as high-frequency low-power frequency divider
    EP2392071B1|2015-09-23|Integrierte spannungsgesteuerte oszillatorschaltungen
    US7209017B2|2007-04-24|Symmetrical linear voltage controlled oscillator
    US7474885B2|2009-01-06|Passive subharmonic mixer
    KR100374929B1|2003-03-06|주파수 변환 회로
    EP2474093B1|2017-10-18|Zweigeteilte schaltung für injektionssynchronisierten oszillator
    US6535037B2|2003-03-18|Injection locked frequency multiplier
    EP0408983B1|1995-01-04|Frequenzsynthesizer
    DE69938482T2|2009-06-04|ARRANGEMENT AND METHOD FOR SUPER-FET MIXERS WITH LOGIC GATE GENERATED RECTANGULAR ACTION SWITCHES SIGNAL
    KR101292664B1|2013-08-02|전압 제어 발진기
    US6867656B2|2005-03-15|Self-dividing oscillators
    Leung et al.2008|A 1-V 9.7-mW CMOS frequency synthesizer for IEEE 802.11 a transceivers
    Andreani et al.2002|Analysis and design of a 1.8-GHz CMOS LC quadrature VCO
    US9337847B2|2016-05-10|Oscillator
    US5563545A|1996-10-08|Low cost monolithic GaAs upconverter chip
    Monaco et al.2010|Injection-locked CMOS frequency doublers for $mu $-wave and mm-Wave applications
    Nguyen et al.1992|A 1.8-GHz monolithic LC voltage-controlled oscillator
    US6911870B2|2005-06-28|Quadrature voltage controlled oscillator utilizing common-mode inductive coupling
    DE102008016423B4|2018-05-09|Circuit and method
    US8351867B2|2013-01-08|Oscillator, frequency generating circuit and wireless communication system using the oscillator
    Cheng et al.2007|A fully differential low-power divide-by-8 injection-locked frequency divider up to 18 GHz
    DE102010024868B4|2017-04-13|Tracking filter for TV tuner and method
    US6157822A|2000-12-05|Tuned low power/low noise mixer
    Gierkink et al.2003|A low-phase-noise 5-GHz CMOS quadrature VCO using superharmonic coupling
    同族专利:
    公开号 | 公开日
    DE102004008844B4|2013-08-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-22| OM8| Search report available as to paragraph 43 lit. 1 sentence 1 patent law|
    2005-09-22| OP8| Request for examination as to paragraph 44 patent law|
    2007-08-09| 8127| New person/name/address of the applicant|Owner name: NEWLOGIC TECHNOLOGIES GMBH, LUSTENAU, AT |
    2012-12-11| R082| Change of representative|Representative=s name: RIEBLING, PETER, DIPL.-ING. DR.-ING., DE |
    2013-01-31| R081| Change of applicant/patentee|Owner name: WIPRO LIMITED, IN Free format text: FORMER OWNER: NEWLOGIC TECHNOLOGIES GMBH, LUSTENAU, AT Effective date: 20121211 |
    2013-01-31| R082| Change of representative|Representative=s name: RIEBLING, PETER, DIPL.-ING. DR.-ING., DE Effective date: 20121211 |
    2013-03-21| R016| Response to examination communication|
    2013-04-10| R018| Grant decision by examination section/examining division|
    2014-02-13| R020| Patent grant now final|Effective date: 20131115 |
    2020-09-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004008844A|DE102004008844B4|2004-02-20|2004-02-20|RF quadrature divider|DE102004008844A| DE102004008844B4|2004-02-20|2004-02-20|RF quadrature divider|
    [返回顶部]